последните два урока за изкопирани от wikipedia, където можете да намерите обяснения пълни или частични за много от вашите въпроси в електрониката и всичко останало. уроците ще бъдат допълнени с текстова информация и картинки конкретно за регистрите, различните видове тригери и памети малко по късно.

Регистър (компютър)

от Уикипедия, свободната енциклопедия
Емблема за пояснителна страница Вижте пояснителната страница за други значения на Регистър.

Регистърът е последователностна логическа схема чието предназначение е да съхранява информацията определено време и при необходимост да извършва логическа обработка върху нея. Регистрите се разделят на два основни типа : паралелни и преместващи. Регистрите се реализират основно с помощта на D тригери. Освен съхраняването на цифрова информация те осигуряват и следната обработка :
  • нулиране на регистъра
  • предаване на информацията към друго устройство
  • преобразуване на правия код в обратен и на обратния в прав
  • преобразуване на информацията от паралелен в последователен вид и обратно
  • преместване на информацията вляво или вдясно

При паралелните регистри информацията се съхранява в паралелен код и при запис и четене всички разряди се предават едновременно по своите линии. При преместващите регистри всички разряди се подават последователно във времето един след друг, в точно определени моменти съвпадащи с тактовите сигнали.

 

Съдържание

 

Паралелни регистри

Паралелните регистри са предназначени да приемат, съхраняват и предават низа на едно n разрядно число. Нужни са толкова тригери колкото разрядно е числото. Тези регистри се реализират чрез D тригери; При постъпване на синхронизиращ сигнал регистрите „фиксират“ състоянието на D входовете. За това те се наричат още фиксатори и биват два вида :

  • тригерите са от потенциален тип — разрешават се от нивото на синхронизиращ сигнал
  • тригерите се управляват от фронта на тактовия импулс.

Съществуват следните разновидности паралелни регистри :

  • регистър с режим „нулиране-запис-четене“ — записът се предхожда от нулиране на тригерите. След подаване на записваната информация се подава записващ импулс на тактовия вход
  • регистър с режим „запис-четене“ — премахната е операцията нулиране. Думата се въвежда в парафразен код. Реализират се с RS тригери, като на входовете S и R се подават правата и инвертна стойност на съответния разряд.
  • регистри с „четене в прав и обратен код“ — чете информацията от правите и инверсни изходи на тригерите.Паралелен регистър.jpg

Преместващи регистри

Преместващия регистър представлява група от последователно свързани тригери, при които при постъпване на тактов импулс информацията се предава към следващия тригер. Основното предназначение на преместващите регистри е за преобразуване на информацията от последователен в паралелен вид и обратно. Преместващите регистри се класифицират по следния начин :

По начина на първоначално записване на информацията

  • с паралелен запис — на входа на всеки тригер се подава сигнал съответстващ на двоичния разряд;
  • с последователен запис — информацията се подава порязрядно на входа на първия тригер. При всеки тактов импулс се извършва запис в следващия тригер, като цялото число се записва за толкова тактови импулса, колкото е броя на двоичните разряди.

В зависимост от изходите на преместващия регулатор

  • с последователен изход — изход на регистъра е изхода на последния тригер като едно n разрядно число се извежда за n тактови импулса
  • с паралелно извеждане — всеки тригер има изход да извеждане на съответния разряд.

В зависимост от класификацията преместващите регистри могат да бъдат :

В зависимост от посоката на преместване на информацията

  • еднопосочни — при тях тригерите са свързани неизменно
  • реверсивни (двупосочни) — чрез допълнителни схеми се осъществява промяна във връзките между тригерите в преместване в една или друга посока.

Тригерът (от. англ. trigger= спусък) е логическа схема с 2 устойчиви състояния, която преминава от едното в другото под въздействието на външен сигнал. Тригерът може да стои произволно дълго в едно от двете състояния, а преминаването в другото състояние става много бързо, със скок. Тригерът е последователна логическа схема, тоест, схема с памет.
 

Последователна логическа схема

от Уикипедия, свободната енциклопедия
 

В цифровата електроника последователната логическа схема е вид логика, при която изходният сигнал зависи не само от входният, но и от вече преминалите сигнали. Наричат се още цифрови устройства с памет. За разлика от комбинационната логическа схема, при които изходният сигнал зависи само и единствено от входният сигнал. Последователностните логически схеми се използват при разработката на някой типове компютърна памет.

Два типа автомати могат да бъдат разработени от последователностната логическа схема:

  • Автомат на Мур: изходът зависи само от вътрешното състояние. (Вътрешното състояние се сменя само при фронт на сигнала, което предполага че и изходният сигнал се сменя само тогава).
  • Автомат на Мили: изходът зависи не само от вътрешното състояние, но и от входните данни.

В зависимост от регулациите и функционирането схемите се разделят на синхронни и асинхронни. Спрямо това и логиката на устройствата се разделя на синхронна и асинхронна логика.

 

Видове тригери

Асинхронни тригери

При тях информационните сигнали въздействат върху състоянието на тригера непосредствено при появяването си.

Синхронни тригери
Синхронен RS тригер с управление по ниво на сигнал.

Имат допълнителен тактов вход, който се бележи с C (от англ. Clock, часовник), чиито сигнал установява тригера в съответствие с входните сигнали, които въздействат. Съществуват три типа синхронни тригери :

С управление по ниво на сигнал

Състоянието на тригера може да се промени през цялото време, докато логическото ниво на тактовия вход е активно. Този тип тригер се нарича още статичен синхронен тригер. Обикновено при тях тактовият сигнал се бележи с E (от англ Enable, разреши)

С управление по фронт на сигнал

Превключват се само по време на активния преход на синхронния сигнал(0-1 или 1-0). Тригери от този тип се наричат динамични или тригери с динамичен вход.

Двустъпални тригери

При активно ниво на синхронния сигнал първото стъпало приема входното въздействие, като второто стъпало е забранено. При преминаване на сигнала в неактивно ниво информацията от първото стъпало се прехвърля във второто. Наричат се още тригери от тип "управляващ-управляван" (англ. Master-Slave)

 

RS тригери

Асинхронен RS тригер реализиран с "ИЛИ-НЕ".
RS тригер реализиран с "И-НЕ".
Разрешаван RS тригер.
RS тригер управляван по фронт на сигнал.
RS тригер от тип Master-Slave. RS тригера има два входа. Единият е за установяване S (англ. Set), а другият е за нулиране R (англ. Reset)

RS тригер, реализиран с логически елемент "ИЛИ-НЕ"

Ако R=S=0, тригерът запазва състоянието си, до което се е намирал до този момент. Ако R=S=1, двата изхода престават да бъдат взаимноинверсни и се установяват в нула. Състоянието на тригера е неопределимо, затова тази комбинация е забранена.

SRQ{\bar {Q}}
0 0 НП НП
0 1 0 1
1 0 1 0
1 1 * *

НП-няма промяна, *забранена комбинация

RS тригер, реализиран с логически елемент "И-НЕ"

Разликата спрямо тригера, реализиран с "ИЛИ-НЕ", е в това, че активните нива на входните сигнали са логически "0", тоест тригерът се установява в логическа "1", когато S=0, и се нулира, когато R=0. В този случай двата изхода се установяват в логическа "1" и тригерът е в неопределено състояние.

{\bar {S}}{\bar {R}}Q{\bar {Q}}
0 0 * *
0 1 1 0
1 0 0 1
1 1 НП НП

НП - няма промяна, *забранена комбинация

Разрешаван RS тригер

Получава се от асинхронния тригер, реализиран с "И-НЕ", чрез включване на входовете му елементи "И-НЕ". Тригерът притежава разрешаващ вход Е. Когато E=1, входните въздействия се пропускат към основния тригер. Когато E=0, входните въздействия не виляят на основния тригер.

RS тригер управляван от фронт на сигнал

Във входа Е на разрешавания RS тригер се включва детектор на фронт. Той формира кратък импулс по предния фронт на синхронизиращия сигнал. Продължителността на този импулс е приблизително равна на закъснението в инвертора. Така формираният тригер с динамичен вход е нечувствителен към статичните нива на входа на такта С.

RS тригер от тип управляващ-управляван

Управляващият тригер възприема входните въздействия винаги при C=1, а когато C=0, информацията от изхода на управляващия се прехвърля в управлявания. Така в изхода на тригера се фиксира състоянието преди спадащия фронт на тактовия сигнал. Ако първото стъпало на тригера е тригер от динамичен тип, двустъпалният тригер е с по-висока шумоустойчивост.

JK тригер

 
JK тригер.

JK тригерът е от динамичен тип. Има два входа: J установява тригера в логическа "1", а K - в логическа "0". JK тригера има и един нулиращ вход C. Действието на JK тригера е подобно на това на RS с тази разлика, че е премахната неопределеността в състоянието му при едновременното активизиране на двата информационни входа. При J=K=1 всеки тактов импулс променя състоянието на тригера в противоположно.

JKQ{\bar {Q}}
0 0 НП НП
0 1 0 1
1 0 1 0
1 1 {\bar {Q_{n}}} Q_{n}

НП-няма промяна

D тригер

 
D тригер

D тригерът представлява елементарна клетка памет. Притежава един информационен вход, означен с D (закъснение, от англ. Delay). Логическото ниво на този вход се установява на изхода след постъпване на съответен тактов импулс. Информацията на изхода се получава с един такт закъснение. На основа на D тригера се реализират основните регистърни схеми. Може да бъде получен на основата както на JK, така и на RS тригер. При D тригера състоянието на изхода съвпада със стойността на D.

DQ{\bar {Q}}
0 0 1
1 1 0

T тригер

 
T тригер

T тригерът е синхронен. Има два входа: T (превключващ, англ. Toggle) и тактов C. Когато на входа Т се подаде логическа "1", всеки тактов импулс превключва тригера в противоположно състояние. Така входът Т се разглежда като разрешаващ вход. T тригера се явява делител на тактовата честота на две. Използва се за реализация на броячни схеми. Реализира се по-лесно от останалите типове тригери. Може да бъде получен както от RS, така и от JK тригер.

TQ_{n+1}
0 Q_{n}
1 {\bar {Q_{n}}}